Hallo Bernd Peter,
Bernd Peter hat geschrieben:tausche Apfelkuchenrezept gegen neuen Bericht über die Fortschritte beim Sneaky.
ok. Ich geh mal in Vorleistung.
Das Digitalupgrade macht in der Tat Fortschritte. Hier sieht man die Platine des Prototypenaufbaus außerhalb des Gerätes im Test. Vom Sneaky kriegt die Platine im Versuchsaufbau nur die Wordclock und Masse, versorgt wird sie von einem Labornetzteil:
Die Wordclock hat 352,8 oder 384kHz, je nachdem, zu welcher Abtastratenfamilie die aktuelle Rate gehört. Zur ersten Familie gehören 44,1/88,2/176,4kHz, zur zweiten 48/96/192kHz. Die notwendige Systemtaktfrequenz, die auch der DAC als Sysclock kriegt, ist dann 11,2896 bzw. 12,2880MHz.
Das stellt die Herausforderung im Wesentlichen dar: Man muss erkennen, welche Taktrate gefragt ist, und dann blitzschnell von einer Clock auf die andere umschalten. Blitzschnell ist schwierig, weil eine PLL umso besser und unabhängiger vom Eingangsjitter arbeitet, je langsamer sie ist, je weniger sie sich also um kurzfristige Zappler des Eingangstaktes kümmert. Deshalb hier wieder mein Trick, den ich auch schon im Denon DBP-4010 angewandt habe: Die PLL hat eine schaltbare Filterzeitkonstante, eine schnelle Variante zum zügig synchronisieren und eine langsame für den Betrieb, wenn gelockt ist. Nehmen wir an, es läuft z. B. ein 44.1k-File und die 11,2896MHz-Clock ist synchron. Wenn jetzt auf einen z. B. 192k-File gesprungen wird, muss innerhalb von ms erkannt werden, dass die Wordclocks asynchron sind. Mit einem kleinen Schaltungstrick, bei dem man die Zahl der Flipflops für eine PLL verdoppelt, kriegt man die Info geliefert, ob die Frequenz zu hoch oder zu niedrig ist. Die Info kommt, wenn die nachzuregelnde Frequenz aus dem Fangbereich läuft. Damit wird auch sofort die Filterzeitkonstante um Faktor 100 verkleinert. Die Info "zu hoch" bedient ein bistabiles Relais, das sowohl die Spannungsversorgung wie auch den Takt auf die 11,2896-Clock legt, "zu niedrig" schaltet auf die 12,288-Clock. Da habe ich ziemlich lange an der Feinabstimmung zugebracht, bis das für alle Fälle sauber und schnellst möglich klappt. Eingebaut sieht das so aus:
Oben die beiden Clocks, die weiße Dose links daneben ist das bistabile Relais. Die vier schwarzen Käfer rechts der Clocks bilden die PLL mit dem zugehörigen Filter unten Mitte. Das kleine Relais mit Aufschrift FRT5 etc. schaltet die Filterzeitkonstante um. Rechts unten sind zwei Spannungsregler. Der eine (LT1585) ist einer der brauchbarsten Regler, die man integriert kriegt, und versorgt die Digital-ICs und Relais. Der andere ist die Vorstufe zu dem aus dem Sonos bekannten aufwändigen Superreg ganz rechts unten und in der Mitte links im Bild. Damit werden die Clocks und das PLL-Filter versorgt.
Hier die beiden Herzen in groß:
Beim Betrieb zeigte sich natürlich gleich ein Problem: Wird der Takt umgeschaltet, geht das beim Linn sehr schnell, da muss ja keine PLL nachgezogen werden. Der Xilinx-CPLD vor dem DAC hat die Hoheit über die Mutingschaltungen im DAC und Analogteil und schaltet den Ausgang beim Umschalten der Abtastfrequenz für 15-20ms stumm, wenn die Frequenz umgeschaltet wird. Innerhalb dieser Zeit kriegt man aber beim besten Willen keine gute PLL synchronisiert, das braucht mindestens 200ms, und wenn man sich noch so anstrengt. Dadurch kommt es aber am Ausgang zu üblen Knack- und Knarzgeräuschen, solange die Clocks nicht mit den Datenbits synchron sind, logisch. Also muss man eine Schaltung machen, um ebenfalls die Mutingschaltung triggern zu können. Beim Umschalten zwischen den beiden Frequenzfamilien ist das kein Problem - sobald die PLL auf die schnelle Zeitkonstante geht, wird eben auch stummgeschaltet. Schwieriger ist es beim Umschalten innerhalb einer Familie, also z. B. von 44,1 auf 88,2kHz. Da läuft die Frequenz nicht aus dem Fangbereich, aber die Wordclock des Linn zuckt kurz und läuft nach kurzem Delay, was einer Phasenverschiebung entspricht, weiter. Da dauert es ca. 100ms, bis meine PLL wieder synchron ist, und solange rumpelt es am Analogausgang. Das hinzukriegen hat einige Zeit gedauert, weil man da aus allerlei Gattern Verzögerungsglieder, Triggerschaltungen etc. zusammen löten muss - unter E-Technikern nennt man sowas Impulskocherei. Das Geraffel sitzt alles frei verdrahtet unter der Platine, so dass man es nicht sehen muss
.
Auf dem Labortisch läuft jetzt endlich alles wie gedacht.
Viele Grüße
Gert