Verfasst: 31.08.2020, 19:53
Hallo Peter,
Viele Grüße
Gert
eigentlich nicht.
Er benötigt genau eine Mainclock.Dipolaktiv hat geschrieben: ↑31.08.2020, 15:33 Ich habe mir mal einen aktuellen DAC Chip angesehen ASAHI Kasei AK4487EQ, der benötigt 3 Clocks für den Chip.
Nun müsste man diese Clock verjittern. Aber welchen? oder alle drei? Dann hören.
Die Bitclock und die Wordclock sind immer von der Mainclock abgeleitet durch einer Teiler. Es gibt auch den umgekehrten Fall, dass die Wordclock (das sind die 44,1KHz...384kHz oder noch mehr, als Abtastrate bekannt) von außen vorgegeben wird, dann muss sich die Mainclock und davon abgeleitet die Bitclock mit einer PLL auf die externe Wordclock synchronisieren. Gegen Jitter empfindlich ist jeder DAC-Chip auf allen Eingängen, auch auf den Dateneingängen, denn in dem winzigen Chip spricht ein verjitterter, aber ansonsten mit dem Rest synchroner Datenstrom auch auf die anderen Takte über. Der eigentlich für die Wandlung entscheidende Takt ist die Flanke der Wordclock, aber meist wird noch gewartet, bis Ruhe im Chip einkehrt ist und die Bitclock das zweite Mal umspringt. Das ist aber bei jedem Chip anders. Dennoch, selbst, wenn Bit- und Wordclock perfekt sauber wären und einen Jitter nur im Bereich von wenigen Attosekunden hätten und man würde die Mainclock künstlich verjittern, würde man das sofort hören, denn die ns-Flanken der Mainclock sprechen dann mal früher, mal später auf die Flanken der Bit- und Wordclock über und verjittern diese dadurch innen im Chip, egal, wie sauber sie von außen angeliefert werden.Dipolaktiv hat geschrieben: ↑31.08.2020, 15:33 ASAHI Kasei AK4487EQ
The external clocks, which are required to operate the AK4497, are MCLK, BICK and LRCK. MCLK, BICK and LRCK should be synchronized but the phase is not critical. The MCLK is used to operate the digital interpolation filter, the deltasigma modulator and SCF.
Viele Grüße
Gert