modmix hat geschrieben:Den AD1896 habe ich herangezogen, weil dort die einizge mir bekannte Darstellung der Jitterunterdrückung bei verschiedenen Zeitkonstanten zu finden ist.
Hallo Ulli
...und ich dachte, das wäre der Eingangsbaustein, den du nach Öffnen des Gerätes festgestellt hast. Es sollte mich wundern, wenn das Gerät bis heute ungeöffnet geblieben wäre, ich hätte es jedenfalls nicht so lange ausgehalten, meine Neugier zurückzuhalten.
Früher war es üblich, mit einem gängigen Eingangsreceiver Chip (vielfach Crystal CS84xx) Daten und Clock zu trennen, mit einer neuen oder nur geglätteten Clock und SPDIF -Coder zusammengesetzt wieder auszugeben. Das hieß dann Jitter-Killer, Jitterbug oder ähnlich.
Später fand ich in den Tiefen des Netzes Hinweise, daß der SRC4192 in vielen Bereichen exzellent sei, Jitterunterdrückung aber nicht zu diesen Bereiche zähle...
Stereophile konnte bei einem
DAC mit diesem Upsampler keinen Jitter mehr messen, er lag unterhalb ihrer Messschwelle
Seit ich die MC-3+ verwende, war mein ASRC nicht nur überflüssig, er hat sogar gestört - der Klang vom SAT ist ohne ASRC klar besser. Eigentlich nicht wirklich überraschend: der ARSC macht logisch eine DA-Wandlung des Eingangssignals, das er mit eigener Clack wieder AD-wandelt.
Diese Funktion ist mir nicht bekannt.
Bei der DA-Wandlung muß der Jitter im Eingangssignal eine Rolle spielen. Mit dem Big Ben überwog der stabilere Takt (Tentclock an G-PSU) über den Fehler der DA-Wandung im ASRC, weil der Big Ben schlicht zu wenig Jitter aus dem SAT-Signal entfernt hat. Die MC-3+ macht das so viel besser, daß der Fehler der DA-Wandlung im ASRC stört.
Du meinst SR-Wandliung (SampleRate), oder beziehst du dich auf die Interpolationsstufe, die wegfällt, wenn FS in / FS out = 1.
- Hätte mich schon interessiert, ob ein AD1896 hier gegenüber einem SRC4192 besser abschneiden würde
In meinem TacT RCS2.2X klingt der SRC4192 besser, aber da wird immer auf 96kHz hochgesampelt.
Die Applikationsschriften verweisen beim AD1896 auf das Jahr 2003, beim TI/BB SRC4192 ist es 2005, das erklärt vielleicht, warum Benchmark sich auf das erst erschienene Modell AD1896 gestürzt hat.
Zusatzfrage:
Wieviele MC-3+ kann man hintereinanderschalten, bis die Verbesserung durch eine weitere MC-3+ nicht mehr hörbar ist?
Von dem Irrtum ausgehend, dass ein AD1896 den Eingangsbaustein stellt, um die Daten von der Clock zu separieren, lautete mein Vorschlag, beim weiteren MC-3+ Exemplar einen anderen, SRC4192, zu installieren, um eine andere Charakteristik der Jitterfilterung zu erhalten.
Aber eine andere Überlegung ist vielleicht eher zielführend: wie groß muss der FIFO Speicher sein, wie langsam die PLL, um eine effektivere Filterung bis 500Hz herunter zu erreichen?
Grüße Hans-Martin