... nicht der DAC-Schaltkreis , aber der daneben positionierte Quarz/Taktgenerator, wie auch immer das Layout gestaltet ist (unter DAC meine ich allgemein die Baugruppe mit Peripherie). Die Gewinnung der Samplingfrequenz (Musiktaktung) kommt beim asynchronen DAC jedenfalls nicht vom PC sondern wird separat erzeugt.Bernd Peter hat geschrieben:Hallo Thias,
und was liest Du aus dem Text heraus?Gleichzeitig befindet sich der eigentliche DAC-Baustein im Wandler auf der Platine in unmittelbarer Nähe des Quarzes, der den Takt für den DAC generiert.
Meinst Du etwa, der DAC-Baustein macht die Musiktaktung?
Gruß
Bernd Peter
Bernd Peter hat geschrieben:Hallo Thias,
richtig, darüber bestand aber schon immer Konsens, das ist ja der Vorteil der asynchronen Taktung.
Wenn ich mich recht erinnere, hattest Du angezweifelt, daß die Musiktaktung bei USB im USB-Chip des DAC stattfindet.
War doch so, oder?
Gruß
Bernd Peter
Getaktet wird in der Datensenke, d.h. dem USB-Device, das ist der entscheidende Umstand des Asynchron-Modus, d.h. der Takt steht statisch und wird nicht mit einer PLL einem äusseren Signal nachgeführt. Wo die Taktung dort passiert ist an sich egal. In einem dedizierten USB2-Async-Chip für Audio wird man das gleich dort machen, man muss ja auch noch Takte unschalten können (der Host fragt eine der üblichen Sampleraten an, die das Device einstellt und bestätigt). Und I2S ist halt die etablierte Schnittstelle für DAC-Chipse.Bernd Peter hat geschrieben:Ich lerne gern dazu, also dann: Wo wird denn dMn getaktet?
Noch eine Verständnisfrage: Warum gibt der USB-Chip dann ein I2S Signal aus?
... was willst du jetzt damit sagen?Bernd Peter hat geschrieben:Einfach mal die Platine betrachten und die Beschreibung dazu lesen, dann müsste es klar sein, wie es vor sich geht.
. I2S ist synchron. Das asynchrone USB-Signal wird in ein synchrones I2S-Signal gewandelt, welches ein anzuschließender DA-Wandler versteht, aber meines Wissens im Eingangsregister nochmals synchronisiert wird. modmix hat geschrieben:Um so erstaunlicher, wenn PCM-Daten über einen asynchronen Weg transportiert abhängig davon verschieden klingen sollen, mit welchem Programm sie gerippt wurden, wo sie auf der Platte liegen, welches Betriebssystem auf dem Rechner in welcher Optimierung läuft, welches Laufwerk zum Rippen verwendet wurde, ob der Rechner beim Rippen am SNT oder mit Akku betrieben wurde, ob die CD vor dem Rippen tiefgefroren war oder nicht, ob die CD-Ränder angefast oder angemalt oder unbehandelt sind... - wüßte nicht, wie ich ggf. solche Unterschiede, so sie denn da seien, über eine asynchrone Strecke bekäme...
?... ich gehe mal davon aus, dass es sich um die gleiche Clock handelt, nur die Frequenzen werden unterschiedlich geteilt. Aber klar, in diesem Bereich kann sehr viel klangentscheidend sein.modmix hat geschrieben:Allerdings wird mit dem anliegenden Word Clock gearbeitet - dessen Jitter kann also durchkommen
Beste Grüße
Ulli
so stimmts:Das asynchrone USB-Signal wird in ein synchrones I2S-Signal gewandelt, welches ein anzuschließender DA-Wandler versteht
weil er nun alles (Clocks und Dateninfos) bekommt, um die D/A Wandlung durchzuführen.Das USB-Signal wird (beim WaveIO) in ein I2S-Signal gewandelt, welches ein Wandler versteht
Ich bin zwar kein Speicher- pder Hardwarespezialist, aber wenn schreiben und lesen nicht gleichzeitig ginge, dann wäre ein Puffer nutzlos und man könnte gleich jedes Bit und Byte auch in Echtzeit übergeben. Das ginge garantiert schief. Das gleichzeitige Lesen und Schreiben in FFIFOs ist nicht audiospezifisch. diverse Microcontroller würden sonst nicht funktionieren. Siehe http://www.mikrocontroller.net/articles/Speicher#BRAM Block RAM, üblicherweise in FIFOs im Einsatz.uli.brueggemann hat geschrieben:Frage meinerseits an die Spezialisten:
wenn Speicherplätze als Puffer verwendet werden ist es - wohl noch einfach - logisch verständlich, dass man nicht zum selben Zeitpunkt lesend und schreibend auf einen bestimmten Speicherplatz zugreifen sollte.
Wenn aber unterschiedliche Speicherplätze für Lesen und Schreiben verwendet werden, ist es dann ok ?
Wie werden Konflikte auf den Adress- und Datenleitungen zum Speicher gehandhabt ? Die Leitungen können doch nicht GLEICHZEITIG von Sender und Empfänger belegt werden.
I²S bedeutet eine serielle Übertragung. Da kommen die Kanäle abwechselnd (gemultiplext) mit bis zu 32 bits je Kanal, das MSB zuerst. Die Kanäle kommen doch hoffentlich nicht zeitlich hintereinander versetzt als analoge Signale raus. Also ist im DAC-Chip noch irgendeine seriell/parallel-Wandlung nötig, oder?
Was wiederum ein Zwischenspeichern bedeutet.
Und immer, wenn ein Speicher im Spiel ist, treten wieder Zugriffskollisionen auf, selbst auf dem DAC-Chip. Irgendwer/was muss warten. Eine Lösung sehe ich da nur, wenn mit unabhängigen Adress- und Datenleitungen gearbeitet wird.
In dem von Ulli gezeigten Bild kommen die I²S Daten getaktet. Parallel dazu hat der Chip einen eigenen Oszillator. Wie das dann zusammenspielt wird nicht gezeigt.Thias hat geschrieben:... ich gehe mal davon aus, dass es sich um die gleiche Clock handelt, nur die Frequenzen werden unterschiedlich geteilt. Aber klar, in diesem Bereich kann sehr viel klangentscheidend sein.modmix hat geschrieben:Allerdings wird mit dem anliegenden Word Clock gearbeitet - dessen Jitter kann also durchkommen
Beste Grüße
Ulli
