Clocks im DA-Wandler

uli.brueggemann
Aktiver Hersteller
Beiträge: 4658
Registriert: 23.03.2009, 15:58
Wohnort: 33649
Kontaktdaten:

Beitrag von uli.brueggemann »

Hans-Martin hat geschrieben: 02.09.2020, 00:01
https://www.soundonsound.com/techniques/does-your-studio-need-digital-master-clock hat geschrieben:The issue here is that it is much easier to design a good clock circuit using a fixed crystal inside the unit ...
today's converter designs generally work best on their own internal clocks
Hallo Hans-Martin,

an genau dieser Stelle habe ich den Knoten im Kopf.

Das würde ich gern am Beispiel spdif diskutieren.

Wenn ich mir hier den Konverter als Signalgenerator vorstelle, welcher z.B. einen Sinus mit konstanter Frequenz ausgibt, dann erschliesst sich mir die interne Clock.
Was ist aber nun (im Hinblick auf Perfektion) mit einem DAC mit einem internen Quarzoszillator zu tun? Der macht bei entsprechendem Design einen wunderbaren Takt. Leider bekommt der DAC Daten von aussen. Der Takt der Daten ist mit großer Wahrscheinlichkeit nicht identisch (dann bräuchte es logisch gesehen den internen Takt ja auch nicht) und dazu dann auch verjittert. Wie wird nun das Problem Buffer-Overflow bzw. -Underrun gelöst?
Es gibt das PLL-Konzept, welches einen spannungsgesteuerten Oszillator beinhaltet. Dessen Frequenz wird nun dem Eingangstakt nachgeführt. Sie ist aber wiederum anders als die perfekte interne Quarzclock.
Wie also werden nun externer Takt - intern aufbereiteter externer Takt (PLL) und perfekter Takt (Quarz) so zusammengebracht, dass keine Daten überlaufen bzw. verloren gehen? Sind die Takte daneben passiert das fix, sind die Takte eng beieinander dann dauert es evtl. lange, aber es passiert.
Nicht passiert es, wenn der Ausgabetakt dem Eingangstakt (inkl. Aufbereitung) nachgeführt wird. Dann ist man aber wiederum vom Eingangstakt abhängig, die perfekte Clock auf dem DAC macht dann welchen Sinn?

Grüsse
Uli
Bild
Buschel
Aktiver Hörer
Beiträge: 989
Registriert: 12.12.2013, 20:12
Wohnort: Raum Karlsruhe

Beitrag von Buschel »

Hali Uli,
uli.brueggemann hat geschrieben: 02.09.2020, 12:41 Nicht passiert es, wenn der Ausgabetakt dem Eingangstakt (inkl. Aufbereitung) nachgeführt wird. Dann ist man aber wiederum vom Eingangstakt abhängig, die perfekte Clock auf dem DAC macht dann welchen Sinn?
So eine Konstellation tritt doch bei DACs mit verbautem ASRC auf. Die Eingangsseite synchronisiert per PLL auf das Eingangsignal, es gibt keine Puffer under-/overruns. Der ASRC resampled das Signal dann auf die feste Clock auf der Ausgangsseite des DACs. Aber: Das Resampling über den ASRC nimmt die Auswirkungen des PLL Jitter wie Modulation mit in das neue Signal mit neuer Clock.

Grüße,
Andree
Bild
uli.brueggemann
Aktiver Hersteller
Beiträge: 4658
Registriert: 23.03.2009, 15:58
Wohnort: 33649
Kontaktdaten:

Beitrag von uli.brueggemann »

Buschel hat geschrieben: 02.09.2020, 14:49 Hali Uli,
uli.brueggemann hat geschrieben: 02.09.2020, 12:41 Nicht passiert es, wenn der Ausgabetakt dem Eingangstakt (inkl. Aufbereitung) nachgeführt wird. Dann ist man aber wiederum vom Eingangstakt abhängig, die perfekte Clock auf dem DAC macht dann welchen Sinn?
So eine Konstellation tritt doch bei DACs mit verbautem ASRC auf. Die Eingangsseite synchronisiert per PLL auf das Eingangsignal, es gibt keine Puffer under-/overruns. Der ASRC resampled das Signal dann auf die feste Clock auf der Ausgangsseite des DACs. Aber: Das Resampling über den ASRC nimmt die Auswirkungen des PLL Jitter wie Modulation mit in das neue Signal mit neuer Clock.
Andree,

* zustimm *
Dein letzter Satz lässt mich aber wiederum nur fragen: die perfekte Clock auf dem DAC macht dann welchen Sinn?

Grüsse
Uli
Bild
Buschel
Aktiver Hörer
Beiträge: 989
Registriert: 12.12.2013, 20:12
Wohnort: Raum Karlsruhe

Beitrag von Buschel »

Hallo Uli,

so ein DAC kann dann zumindest mit selbst getakteten Audiosignalen wie zB USB-Audio ideal umgehen. Deswegen bevorzuge ich immer noch USB, da laufen keine zwei Audio Clocks auseinander oder müssen synchronisiert werden.

Für den SPDIF-Fall hilft so ein Setup aber aus meiner Sicht nix. Man kann so aber den Designvorteil einer festen/tollen Clock für USB nutzen und trotzdem SPDIF-Input verarbeiten.

Grüße,
Andree
Bild
uli.brueggemann
Aktiver Hersteller
Beiträge: 4658
Registriert: 23.03.2009, 15:58
Wohnort: 33649
Kontaktdaten:

Beitrag von uli.brueggemann »

Hallo Andree,

gut, das versteh ich soweit.
Mit USB wird dann insoweit die Struktur geändert, dass nun ein Zwischenspeicher realisiert wird in den die USB-Seite reinschreibt und die DAC-Seite mit toller Clock ausliest. Die Synchronisation erfolgt dann auch z.B. damit, dass eben der Speicher neue Daten vom USB anfordert, wenn der Speicher bzw. Wechselspeicher leer wird. Damit lässt sich dann die tolle Clock konkret umsetzen, sofern es zumindest keinen Speicherzugriffskonflikt (bei Daten- und Adressleitungen) gibt.
Wie aber ja immer wieder berichtet wird (ich ziehe das übrigens nicht in Zweifel) ist das Ergebnis immer wieder anders, je nachdem was da vor dem USB-Receiver hängt. Prozessoren, Switches, Kabel, Netzteil etc., alles scheint da auf die tolle Clock durchzuschlagen. Was nutzt die dann?

Grüsse
Uli
Bild
Buschel
Aktiver Hörer
Beiträge: 989
Registriert: 12.12.2013, 20:12
Wohnort: Raum Karlsruhe

Beitrag von Buschel »

Hallo Uli,

ob da wirklich was auf die Clock durchschlägt oder anderweitig EMV oder Störungen eingebracht werden, weiß ja niemand... Von daher: die tolle Clock im DAC schadet sicher nicht.

Grüße,
Andree
Bild
SolidCore
Aktiver Hersteller
Beiträge: 1863
Registriert: 12.12.2014, 10:38
Wohnort: NRW / Moers

Clock

Beitrag von SolidCore »

Hallo Uli

Dieses ganze theoretisieren ist fachlich beileibe wichtig, und sinnvoll.
Auch ich möchte klangliche Veränderungen gerne immer verstehen wollen, und Ursachen dafür finden.
Jedoch haben wir alle irgendwann einmal gelernt, entweder übersehen wir etwas, oder kennen den Grund einfach nicht.

So würde ich vorschlagen, genau dein Thema in der Praxis zu versuchen.
Man baut eine OCXO Clock in einen DAC mit Clock, und hört, ob etwas passiert.
Dann hat man schon mal, oder auch nicht, die hörbare Änderung. Nun muss man im ersten Fall nur noch forschen, worans liegt.
Bildlich gesehen muss ich einmal im Regen wandern, um das Wort Nass zu verstehen.

Im Virtuellen wird man dem nicht unbedingt beikommen, weil man Auswirkungen beliebig setzen kann.
Und verfängt sich meist in seiner eigenen Logik. Zumindest geht es mir so.
So kam ich auf den Satz: Wer es nicht versucht, kann nicht wirklich mitreden. (Allgemein gemeint, nicht nur zu dieser Thematik)

Gruß
Stephan
Bild
Hans-Martin
Aktiver Hörer
Beiträge: 9118
Registriert: 14.06.2009, 15:45

Beitrag von Hans-Martin »

uli.brueggemann hat geschrieben: 02.09.2020, 12:41 Wie wird nun das Problem Buffer-Overflow bzw. -Underrun gelöst?
Es gibt das PLL-Konzept, welches einen spannungsgesteuerten Oszillator beinhaltet. Dessen Frequenz wird nun dem Eingangstakt nachgeführt. Sie ist aber wiederum anders als die perfekte interne Quarzclock.
Wie also werden nun externer Takt - intern aufbereiteter externer Takt (PLL) und perfekter Takt (Quarz) so zusammengebracht, dass keine Daten überlaufen bzw. verloren gehen? Sind die Takte daneben passiert das fix, sind die Takte eng beieinander dann dauert es evtl. lange, aber es passiert.
Nicht passiert es, wenn der Ausgabetakt dem Eingangstakt (inkl. Aufbereitung) nachgeführt wird. Dann ist man aber wiederum vom Eingangstakt abhängig, die perfekte Clock auf dem DAC macht dann welchen Sinn?
Hallo,
da ist der springende Punkt, und da sehen wir wohl noch Konkretisierungsbedarf.
Die Befüllung des Pufferspeichers geschieht erzwungenermaßen in Echtzeit von der Quelle aus. CD-Format SPDIF hat 192 * 64 Bit Frames (L=32 + R=32Bit)+ 384 Bits Channelstatus + Subcode. Da hat man viele Datenbits, die dem DAC-Chip nicht zugeführt werden müssen, der bekommt vielleicht nur je 24, die aber möglichst präzise getaktet werden müssen. Düe überflüssigen Bits schaffen zwar Spielräume, aber nicht in der Zeitebene der Wordclock, und so geht es hier nicht ohne PLLs.
Schaut man sich das Blockdiagramm eines Wolfson Eingangsreceivers an, hat der eine PLL, um die Eingangs-Abtastrate zu erkennen, und eine PLL, mit der ein passendes Teilerverhältnis ausgewählt wird, um die Referenzoszillatorfrequenz auf die Masterclockfrequenz herunterzuteilen (so stellt das Wolfson dar, rät zu einer hohen Oszillatorfrequenz bis 100MHz).
Mit einer höheren Referenzfrequenz gelingt das genauer und die PLL kann auch schneller einrasten.
Von einem jitterärmeren Referenzoszillator kommt auch eine heruntergeteilte Clock jitterärmer zustande, weil der mathematische Teiler nur bei Bedarf geändert wird.
Ohne PLLs scheint es auch hier nicht zu laufen. Und im Zusammenspiel beider PLLs schlagen schließlich Unregelmäßigkeiten beim Füttern des Eingangsspeichers durch, kennt man ähnlich vom CD-Player...
Ein jitterärmeres Eingangssignal lässt die PLL weniger im Fangbereich herumeiern.

Von CD-Player Umbauten kennen wir den segensreichen Einfluss einer besseren Masterclock, eine PLL sorgt für die richtige Drehzahl der CD, damit die Auslesedaten im richtigen Zeitfenster eingehen, dann wird gepuffert, entschachtelt, fehrlerkorrigiert und nun final masterclockgetaktet aus- bzw. weitergegeben. Die Erfahrung zeigt, dass jitterreduzierende Maßnahmen, die man auf den Tonträger CD anwendet, sich immer noch positiv bemerkbar machen, auch wenn die beste Clock am Ende neutaktet. Ersetzt man den einfachen Pierce-Quarzoszillator durch eine jitterärmste Clock auf mechanisch und stromversorgungsmäßig entkoppelter separater Platine, ist der Zugewinn groß, löst aber offenbar nicht alle Probleme mit einem Generalstreich.
Wer setzt schon zum Nachtakten 2 FlipFlops hintereinander ein? viewtopic.php?p=38819#p38819 - die Bilder sprechen eine deutliche Sprache. Sind die (einzelnen) FlipFlops in ASRC-ICs besser?

Eine Beschreibung der Aufbaus zwischen Pufferspeicher und Abstastratenwandlung findet man im Datenblatt des AD1896A https://pdf1.alldatasheet.com/datasheet ... 6AYRS.html. Gedithert wird da auch...
Der Burr Brown SRC4192 ist zwar im Ergebnis besser, aber seine Applikationsschrift gibt weniger erklärende Details her:
https://www.alldatasheet.com/datasheet- ... C4192.html

Wären da nicht Zwischenschritte wie Pufferspeicher und Upsampling mit Interpolation, sondern klare Verhältnisse mit nur einer Abtastrate, könnte der DAC mit geradzahligen Vielfachen der Abtastrate arbeiten, dann könnte man aus der Masterclock des DAC binär heruntergeteilt die Quelle takten und synchronisieren, die PLLs im Signalweg auf Optimum einschwingen lassen oder gar auf diese verzichten (Bypass Funktion beim 4192).

Für mich wäre denkbar, umzuschaltende 2 Oszillatoren mit 45,1584MHz und 49,152MHz beim SRC4192 einzusetzen (der AD1896A verträgt nur die halbe Frequenz, Maximal 30MHz).
Möglicherweise wäre dann die Entscheidung, ob OCXO oder TCXO, von größerer Bedeutung.
Einen SRC-Eingangsbaustein, der mit 2 Masterclocks arbeitet, diese je nach im Eingang von der Quelle angelieferter Abtastrate passend selbst auswählt, habe ich noch nicht gesehen, habe aber auch schon 15 Jahre mich diesbezüglich auf dem Laufenden gehalten, weil ich zu 95% Musikmaterial im CD-Format höre und mein bevorzugter Signalweg ohne Abtastratenwandler und PLLs arbeitet, mit der Masterclock die Quellen CD-Player und Renderer synchronisierend).
Grüße
Hans-Martin

P.S. Bei einem Renderer wie Yamaha NP S-303 geht Clocksynchronisation allerdings nicht, weil der nicht 2 Clocks hat, sondern intern nach Bedarf des gewählten Programmaterials synthetisiert.
Bild
Antworten